Samsung przedstawił swoje plany w branży półprzewodników na konferencji w Stanach Zjednoczonych. Pokazał plan działania pokazujący stopniowe przejście do technologii 7 nm LPP (Low Power Plus), 5 nm LPE (Low Power Early), 4 nm LPE/LPP i 3 nm Gate-All-Around Early/Plus.
Południowokoreański gigant rozpocznie produkcję technologii 7 nm LPP, w której wykorzystana zostanie litografia EUV, już w drugiej połowie przyszłego roku, podczas gdy rywal TSMC chce jednocześnie rozpocząć produkcję w ulepszonym procesie 7 nm+ i rozpocząć ryzykowną produkcję w procesie 5 nm .
Samsung rozpocznie produkcję chipsetów w procesie 5 nm LPE pod koniec 2019 r. i w procesie 4 nm LPE/LPP w 2020 r. To właśnie technologia 4 nm stanie się ostatnią technologią, w której będą wykorzystywane tranzystory FinFET. Oczekuje się, że zarówno proces 5 nm, jak i 4 nm zmniejszy rozmiar chipsetu, ale jednocześnie zwiększy wydajność i zmniejszy zużycie energii.
Zaczynając od technologii 3 nm, firma przejdzie na własną architekturę MBCFET (Multi Bridge Channel FET) GAA (Gate All Around). Jeśli wszystko pójdzie zgodnie z planem, chipsety powinny zostać wyprodukowane w 3 roku w procesie 2022 nm.
